This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特新庁 (JP)

m公開特許公報 (A)

(11) 特許出版公開番号

特開平9-92775

(43)公開日 平成9年(1997) 4月4日

(\$1) le 1. C1. * HOIL 23/50 监别记号 庁内整理委号

FI

技術表示医所

HOIL 13/50

5

客室無水 未請求 頭求項の数3 OL (全5頁)

(21)出数委号

特顯平7-244204

(22)出版日

平成7年(1995)9月22日

(71)出版人 000005120

日立登職株式会社

東京都千代田区九の内二丁目1番2号

(72) 発明者 大高 進也

英属集土度市本田余町3550番地 日立

電票株式会社システムマテリアル研究所内

(72)発明者 福舒 和久

茨城県土旗市木田余町3550番地 日立

電線株式会社システムマテリアル研究所内

(72)発明者 村上 元

灰城県日立市助川町3丁目1番1号 日立

电算株式会社电算工场内

(74)代理人 弁理士 松本 辛


最終質に続く

(54) 【発明の名称】半導体装置

(37) (豆約)

【技慧】半導体テップの上に同一サイズのリードフレームを載せるCSP(ChipScale Package)補遺において、パッケージ厚さをより育くする。

【解決手段】半退体チップ1に貼り付けるリードフレーム4は、半退体チップ1と時間一サイズとする。リードフレーム4のインナリード4aの表面4eにコイニング部5を形成する。 西接着所付テープ3を介してリードフレーム4と半る。 高体 プーとを認面4d、1cを合わせて貼り付ける。 本の ブード4aのコイニング部5と半遅体チップ1のボンディングパッド2とをポンディングワイヤ9で接続対し、対上部を表面1aにモールド階距4の表面4cのみを貸出させる。



【特許請求の範囲】

【請求項】】半導体チップの表面に半導体チップと略同 ーサイズのリードフレームを重ね合わせて接着剤を介し て貼り付け、リードフレームのインナリードと半導体チ っプとをボンディングワイヤで接続し、アウタリードの 表面と面一となるように半導体チップの表面側をモール ド樹脂で封止して、封止樹脂表面にアウタリードの表面 を露出させた半導体装置において、インナリードに接続 されるボンディングワイヤがアウタリードの表面を越え ないように、インナリードの表面側の厚みを減らしてイ 10 ード22gをアウタリード22bよりも一段低くしてい ンナリード表面をアウタリード表面より一段低くしたこ とを特徴とする半導体装置。

【請求項2】上記リードフレームのサイズを半導体チッ プよりやや大きめに形成し、該リードフレームを半導体 チップの表面に重ね合わせたとき形成される端面間のギ ャップもモールド樹脂で封止するようにした請求項1に 記載の半導体装置。

【請求項3】上記半導体チップの表面にリードフレーム を貼り付ける接着剤を、インナリード側のみならずアウ タリード側にも介在させた請求項1または2に記載の半 20 い。 導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はリードフレームを使 用した半導体装置に係り、特にチップサイズと略同一の サイズをもつ薄型かつ小型の半導体バッケージ構造に関 するものである。

[0002]

【従来の技術】大容量のDRAM(Dvnamic Random Acc 的小さなパッケージに大形化した半導体チップを収納で きるLOC (Lead On Chip) 構造が採用されているが、 容量の増加により更にチップサイズレベルにまで小形化 されたパッケージが要求されるようになってきた。ま 、 た、電子機器用の半導体パッケージも、パソコン、ファ ックス、パーソナル電話機、ICカード等のサイズの縮 小に伴って、より小形化することが要求されている。し かも、この小形化は、単にパッケージの専有する面積に のみ求められるのではなく、パッケージの厚さ方向にも 求められている。

【0003】従来、これらの要請に応えるものとして、 リードの一部のみをパッケージの底面に露出させたCS P(Chip Scale Package)と呼ばれる半導体装置が提案 されている(特開平6-132453号公報)。具体的 には、図7に示すように、半導体チップ21の配線面 (表面) 2 1 a に半導体チップ 2 1 と同一サイズのリー ドフレーム22を端面を合わせて接着剤23で貼り付け る。リードフレーム22のインナリード22aと半導体 チップ21とをボンディングワイヤ24て接続した後、 モールド樹脂25で封止する際、半導体チップ21の表 50 面をアウタリード表面より一段低くしたものである。こ

面側をモールド樹脂25で封止して、モールド樹脂25 の表面25 aにアウタリード22 bの表面22 cを露出 させたものである。

【0004】ここに、インナリード22aと半導体チッ プ21とを接続するボンディングワイヤ24が、アウタ リード226の表面22cと面一にしたモールド樹脂2 5の表面25aからはみださないように、リードに段差 を設ける必要があるが、この従来例では、リードフレー ム22をダウンセット加工することによって、インナリ る.

[0005]

【発明が解決しようとする課題】上述した従来技術によ って、パッケージの小形化は、パッケージの専有する面 横に反映されるばかりでなく、パッケージの厚さ方向に も反映されるようになってきた。しかし、リードフレー ムをダウンセット加工することによってリードに段差を 設けるようにしているので、リード厚を超えた加工深さ が必要となり、その分、バッケージ厚さを薄くできな

【0006】また、パッケージのサイズが半導体チップ 1と同一であると、最小のパッケージを得ることができ るが、半導体チップ1の大きさのばらつきによっては、 モールド樹脂封止時にモールド金型が半導体チップ1の 一部を破損してしまうおそれがある。

【0007】さらに、半導体チップへのリードフレーム の接着固定は、インナリード側のみて行なっているた め、モールド樹脂封止の際に、アウタリード側の厚み方 向での固定が十分でない場合が生じるが、固定が十分で ess Memory) では、高密度実装の要求に対応して、比較 30 ないと、アウタリードの表面にモールド樹脂が薄く回り 込み、表面を削り出す必要があった。

> 【0008】本発明の目的は、上述した従来技術の問題 点を解消して、バッケージ厚さをより薄くできる半導体 装置を提供することにある。また、本発明の目的は、モ ールド樹脂封止時、半導体チップが破損しない半導体装 置を提供することにある。さらに、本発明の目的は、モ ールド樹脂封止後、アウタリード表面の削り出しを必要 としない半導体装置を提供することにある。

[0009]

【課題を解決するための手段】本発明の半導体装置は、 半導体チップの表面に半導体チップと略同一サイズのリ ードフレームを重ね合わせて接着剤を介して貼り付け、 リードフレームのインナリードと半導体チップとをボン ディングワイヤで接続し、アウタリードの表面と面一と なるように半導体チップの表面側をモールド樹脂で封止 して、封止樹脂表面にアウタリードの表面を露出させた 半導体装置において、インナリードに接続されるホンデ ィンクワイヤがアウタリードの表面を越えないように インナリードの表面側の厚みを減らしてインナリード表

のようにインナリードの厚みをアウタリードよりも減ら してインナリードをアウタリードより一段低くできるよ うにすると、リードをダウンセットする場合に比して、 パッケージ厚さをより得くすることができる。

【0010】また。このような本発明の半導体装置にお いて、リードフレームのサイズを半導体チップよりやや 大きめに形成し、リードフレームを半導体チップの表面 に重ね合わせたとき形成される電面間のギャップもモー ルド樹脂で封止することが、半導体チップの破損を有効 に防止できる。また、半導体チップの表面にリードフレ 10 ームを貼り付ける接着剤を、インナリード側のみならず。 アウタリード側にも介在させることが、アウタリードの 表面へのモールド制能の回り込みを防止できる。

(0011)

(発明の実施の形態)以下に本発明の半導体装度の実施 の形態を図面を用いて詳細に説明する。図1は、半導体 チップ1上に同一サイズのリードフレーム4 を載せたC SP構造の断面図である。

【0012】半四年チップ1は、その配線面である表面 吹される。この半導体チップ1の表面 laに貼り付けら れるリードフレーム4は、半導体チップ1と同一サイズ で構成され、半導体チップ1と推聴するためのインナリ ード4aと、外部端子となるアウタリード4bとを有す る。半導体チップ1とリードフレーム4との貼付けは、 半導体チップ1の韓面1cとリードフレーム4の韓面4 αとが一致するように、半導体チップ1とリードフレー ム4とを重ね合わせて、南面接着剤付テープ3を介して 诗力。

【0013】リードフレーム4は折曲していない代り に、一部の序さを成らして詳くしてある。すなわち、リ ードフレーム4のインナリード4aは、その貼付け面と 反対面(表面4 e) 例をコイニングしてアウタリード4 **bよりも薄くしたコイニング邸5を形成し、インナリー** ドィaと半辺体チップ1のポンディングパッド2とを接 **終するポンディングワイヤ9の高さモアワタリード4b** の貼付け面と反対面(芸面4c)よりも低くなるように してある.

【0014】このようにして尽さを減らしてアフタリー のコイニング郎5には娘めっき6が恥され、殺めっき6 が応されたコイニング部5と半導体チップ1の中央近傍 に配されたポンディングパッド2とがポンディングワイ ヤ 9 によって接続される。コイニング船 5 が一般低くな っているため、ポンディングワイヤ9のあさは、アワタ リード46の装面4cより低く抑えることができる。

【0015】モールド相和8による対止は、半異体チッ ブミの表面!a側で行なわれる。モールド御路8の序さ を アウタリード40の五面4cと同一高さにして、イ シナリードするおよびボンディングワイヤ9などをモー、50、やや大き的に形成し、このやや大き的に形成したリード


ルド樹脂8中に埋めて保護するが、アウタリード46の 表面40は対止制超表面8aに奪出させる。このとき、 パッケージの面積を小さく、かつパッケージの母さを定 くするために、モールド樹稈8は、リードフレーム4の 端面4d及び半導体チップ1の幕面1c及び半導体チッ プ1の裏面16に回りこまないようにする。

【0016】このように構成された半導体パッケージ は、コイニングによってリードに放差を設けているだ め、従来のようにリードフレームをダウンセットする必 要はない。また、バッケージ厚さは半退化チップ厚、両 面接着照付テープ厚、及び1枚のリード厚を合計した厚 さとなり、ダウンセットが要求するリード年の2倍以上 の加工及さがリード部分に要求されないため、バッケー ジの母さをより薄くすることができる。

【0017】上述した半導体パッケージを製造するに は、まず、モールド樹脂8の電面8bモ半導体チップ1 の韓面1cに一致させるために、バッケージに使用され るリードフレーム4は、その樹脂ダムパー17の位置 を、図2に示すように、一点延算で示した半導体チップ 1aの中央近傍にポンディングパッド2が配置されて横 20 1の外房に沿って配置するように構成する。また、パッ ケージ製造時に使用するモールド金型は、半導体チップ 1の外形とほぼ同じ大きさとし、半導体チップ 1の裏面 15朝にモールド樹口8が回らないようにして、半導体 チップの表面側のみをモールドする。なお、リードフレ ーム4の第面4dは樹脂ダムバー17の切断面となる。 【0018】モールド後、樹脂ダムパー17を企型で切 断し、リード4a、4bを色々に切りだす。ここで、樹 **起ダムパー17を切断する前に、モールド樹和8の表面** 8aに戴出するアウタリード4bの表面4cに、半田と 30 の虚れが良好な紐めっき7をインナリード4aのコイニ ング邸5の益めっき6と同時に行っておくのがよい。こ うするとアウタリード4bの表面の外袋半田めっきは不 要となり、コスト低級できるとともに、モールド後、バ ッケージにダメージを与える工程を厳らすことができる 点でも有利である。

【0019】本製造方法によれば、従来より行われてい るLOCリードフレームの製造工程、および樹脂モール ド工程をそのまま、または、一部省略して利用すること ができるため、従来のモールドバッケージと比較して何 ド4bの表面4cよりも一段低くしたインナリード4g (1) 格的に同等でありながら、より小型かつ解型のパッケー ジを得ることがでせる。

> 【0020】ところで、図1に示すパッケージ用造のモ ールド包域では、パッケージのサイズが半導体チップ1 と同一であるため、半時はチップ1の大きさのばらつき によっては、モールド企型が半導体チップ1の一郎を破 推してしまうことが懸念される。このような懸念は、図 3 に示すように、半導体チップ!に対してモールド領域 を若干拡大する設定を行うことよって解信できる。すな わち、リードフレーム4のサイズを半導体チップ1より



フロントページの妖き

(72) 兒明音 米本 陸治

茨城県土無市木田余町3550番地 日立

意味株式会社システムマテリアル研究所内

(12)兒明春 吉岡 桜

茨城県土浦市木田余町3550番地 日立 電政株式会社システムマテリアル研究所内

Japanese Patent Laid-Open Publication No. Heisei 9-92775

[TITLE OF THE INVENTION]

Semiconductor Device

5

10

15

20

(CLAIMS)

1. A semiconductor device including a semiconductor chip, a lead frame having a size substantially equal to that of the semiconductor chip, the lead frame being bonded to a surface of the semiconductor chip by an adhesive layer interposed therebetween under the condition in which the lead frame is overlapped with the semiconductor chip, bonding wires adapted to bond inner leads included in the lead frame to the semiconductor chip, and a resin encapsulate adapted to encapsulate a region toward the surface of the semiconductor chip in such a fashion that it has a surface flush with a surface of each of outer leads included in the lead frame to expose the surface of the outer lead at the surface of the resin encapsulate, wherein each of the inner leads has a reduced thickness at a surface thereof in such a fashion that the bonding wire connected to the inner lead does not extend beyond the surface of an associated one of the outer leads, whereby the surface of the inner lead is lower than the surface of the outer lead by one step.

- 2. The semiconductor device in accordance with claim 1, wherein the size of the lead frame is slightly larger than that of the semiconductor chip, and the resin encapsulate fills a gap defined between corresponding end surfaces of the semiconductor chip and the lead frame when the lead frame is laid on the surface of the semiconductor chip in an overlapped state.
- 3. The semiconductor device in accordance with claim 1 or 2, wherein the adhesive layer is disposed not only at a region where the inner leads are arranged, but also at a region where the outer leads are arranged.

15 [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device using a lead frame, and more particularly to a semiconductor package having a thin and compact structure substantially equal in size to a semiconductor chip packaged therein.

[DESCRIPTION OF THE PRIOR ART]

20

In DRAMs (Dynamic Random Access Memories) having a large capacity, an LOC (Lead On Chip) structure is mainly

used which is capable of allowing a semiconductor chip having a large size to be packaged in a relatively small package, in order to meet a requirement of high-density However, the recent demand of an increased mounting. capacity has resulted in a requirement of compact semiconductor packages having a size reduced to a chip size level. Similarly, semiconductor packages for electronic appliances such as facsimile machines, personal computers, IC cards, and the like has been required to have a more compact structure in pace with the recent trend of those electronic appliances toward a compactness. Furthermore, such a compactness of a semiconductor package have been required with regard to not only the area occupied by the semiconductor package, but also the thickness of the semiconductor package.

5

10

15

20

25

In order to meet such requirements, a semiconductor device has been proposed which is called a "CSP (Chip Scale Package)" (Japanese Patent Laid-open Publication No. Heisei 6-132453). In such a CSP package, each lead is partially exposed at the lower surface of the package. Referring to Fig. 7 illustrating a detailed structure of this CSP package, a lead frame 22 having the same size as that of a semiconductor chip 21 is bonded to the wiring surface of the semiconductor chip 21, that is, the surface 21a, in such a fashion that their corresponding edges are aligned

with each other, by means of an adhesive 23. Inner leads 22a of the lead frame 22 are connected to the semiconductor chip 21 by means of bonding wires 24. In this state, an encapsulating process is carried out using a molding resin 25. In this encapsulating process, the semiconductor chip 21 is encapsulated by the molding resin 25 at its portion toward its surface 21a, thereby causing the surface 22c of each outer lead 22b to be exposed at the surface 25a of the molding resin 25.

5

25 .

lead structure in order to prevent the bonding wires 24 serving to connect the inner leads 22a to the semiconductor chip 21 from being protruded from the surface 25a of the resin 25 flush with the surfaces 22c of the outer leads 22b. To this end, in this conventional example, the lead frame 22 is subjected to a down-setting process so that each inner lead 22a is lower than an associated one of the outer leads 22c by one step.

20 [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

In accordance with the above mentioned conventional technique, compactness of a semiconductor package can be achieved with regard to not only the area occupied by the semiconductor package, but also the thickness of the semiconductor package. However, since this technique

provides a stepped lead structure by down-setting the lead frame, it requires a machining depth exceeding the lead thickness. For this reason, it is impossible to produce a package having a thickness less than the machining depth.

Where the semiconductor chip 1 has the same size as that of a package to be produced, the package may have a minimized size. However, if the semiconductor chip 1 has a non-uniform size, it may be damaged by a mold during an encapsulating process using the molding resin.

5

10

15

20

25

Furthermore, the lead frame may be in a state insufficiently fixed in a thickness direction at its portion near the outer leads during the encapsulating process because the bonding and fixing of the lead frame to the semiconductor chip is achieved at a portion of the lead frame near the inner leads. As a result, the molding resin may spread in the form of a thin film on the outer lead surface. In this case, it is necessary to shave off the resin film coated on the outer lead surface.

An object of the invention is to solve the above mentioned problems involved in the prior art, and to provide a semiconductor device having a reduced package thickness. Another object of the invention is to provide a semiconductor device having a structure capable of preventing its semiconductor chip from being damaged during an encapsulating process using a molding resin. Another

object of the invention is to provide a semiconductor device having a structure capable of eliminating a requirement for its outer lead surface to be shaved off after an encapsulating process.

5

10

15

20

25

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The present invention provides a semiconductor device including a semiconductor chip, a lead frame having a size substantially equal to that of the semiconductor chip, the lead frame being bonded to a surface of the semiconductor chip by an adhesive layer interposed therebetween under the condition in which the lead frame is overlapped with the semiconductor chip, bonding wires adapted to bond inner leads included in the lead frame to the semiconductor chip, and a resin encapsulate adapted to encapsulate a region toward the surface of the semiconductor chip in such a fashion that it has a surface flush with a surface of each of outer leads included in the lead frame to expose the surface of the outer lead at the surface of the resin encapsulate, wherein each of the inner leads has a reduced thickness at a surface thereof in such a fashion that the bonding wire connected to the inner lead does not extend beyond the surface of an associated one of the outer leads, whereby the surface of the inner lead is lower than the surface of the outer lead by one step.

In the semiconductor device of the present invention, the size of the lead frame may be slightly larger than that of the semiconductor chip. In this case, the resin encapsulate fills a gap defined between corresponding end surfaces of the semiconductor chip and the lead frame when the lead frame is laid on the surface of the semiconductor chip in an overlapped state. Accordingly, it is possible to effectively prevent the semiconductor chip from being damaged. The adhesive layer may be disposed not only at a region where the inner leads are arranged, but also at a region where the outer leads are arranged. In this case, it is possible to prevent the molding resin from spreading on the outer lead surface.

15 [PREFERRED EMBODIMENTS OF THE INVENTION]

10

20

25 ·

Hereinafter, preferred embodiments of the present invention will be described in detail in conjunction with the annexed drawings. Fig. 1 is a cross-sectional view illustrating a CSP structure in which a lead frame 4 having the same size of a semiconductor chip 1 is bonded to the semiconductor chip 1.

The semiconductor chip 1 is provided at its wiring surface, namely, a surface 1a, with bonding pads 2. These bonding pads 2 are arranged in the vicinity of the central portion of the surface 1a. The lead frame 4, which is

attached to the surface 1a of the semiconductor chip 1, has the same size as that of the semiconductor chip 1. The lead frame 4 includes inner leads 4a adapted to come into contact with the semiconductor chip 1, and outer leads 4b each serving as an external terminal. The attachment between the semiconductor chip 1 and lead frame 4 is achieved by overlapping the semiconductor chip 1 and lead frame 4 with each other in such a fashion that each end surface 1c of the semiconductor chip 1 is aligned with an associated one of end surfaces 4d of the lead frame 4, and interposing a double-sided adhesive tape 3 between the overlapped semiconductor chip 1 and lead frame 4.

5

10

The lead frame 4 has a structure not bent, but having a reduced thickness at a desired portion thereof. That is,

each inner lead 4a has a coining portion 5 having a thickness less than that of an associated one of the outer leads 4b. The coining portion 5 is formed by coining a surface of the inner lead 4a opposite to the bonding surface of the inner lead 4a, that is, a surface 4c.

Accordingly, bonding wires 9, which connect the inner leads 4a to bonding pads 2 of the semiconductor chip 1 respectively, have a height lower than a surface of each outer lead 4b opposite to the bonding surface of the outer lead 4b, that is, the surface 4c.

For the coining portion 5 of each inner lead 4a

arranged at a level lower than the surface 4c of the associated outer lead 4b by virtue of the above mentioned thickness reduction, a silver plating process is conducted to form a silver plating film 6. The coining portions 5 formed with the silver plating films 6 are connected with the bonding pads 2 arranged near the central portion of the semiconductor chip 1 by means of the bonding wires 9, respectively. Since each coining portion 5 is arranged at a level lower than the surface 4c of the associated outer lead 4b by one step, the associated bonding wire 9 can be controlled to have a height lower than the surface 4c of the outer lead 4b.

5

10

15

20

25

An encapsulating process using a molding resin is conducted at a region toward the surface la of semiconductor chip 1, thereby forming a resin encapsulate The thickness of the resin encapsulate 8 is determined in such a fashion that the resin encapsulate 8 is flush with the surfaces 4c of the outer leads 4b at its surface inner leads 4a and bonding wires 9 8a. The encapsulated by the resin encapsulate 8 so that they are protected. The surfaces 4c of the outer leads 4b are exposed at the surface 8a of the resin encapsulate 8. order to reduce the area of the package while reducing the thickness of the package, the resin encapsulate 8 prevented from extending beyond each end surface 4d of the

lead frame 4, each end surface 1c of the semiconductor chip 1c, and the surface 1b of the semiconductor chip 1.

Since the semiconductor package configured as mentioned above has a stepped lead structure formed using a coining process, it is unnecessary for its lead frame to be down-set. The semiconductor package has a thickness corresponding to the sum of the thickness of the semiconductor chip, the thickness of the double-sided adhesive tape, and the thickness of one lead sheet. The thickness of the semiconductor package can be minimized because the lead portion of the semiconductor package involves no machining depth, corresponding to at least two times the lead thickness, required in a down-set structure.

5

10

15

20

25

In fabrication of the the above mentioned semiconductor package, the lead frame 4 used to fabricate the semiconductor package is arranged with respect to the semiconductor chip 1 in such a fashion that its resin dam 17 extend along the peripheral edges bars of semiconductor chip 1 indicated by dotted lines in Fig. 2, so as to align each end surface 8b of the resin encapsulate 8 with the associated end surface 1c of the semiconductor The mold used in the fabrication of the chip 1. semiconductor package has a size substantially equal to the size of the semiconductor chip 1. The resin encapsulate 8 is molded only at a region toward the surface la of the

semiconductor chip 1 while being prevented from spreading on the surface 1b of the semiconductor chip 1. Each resin dam bar 17 is cut along the associated end surface 4d of the lead frame 4.

After molding, the resin dam bars 17 are cut from the 5 mold, thereby achieving a separation of the leads 4a and It is desirable that, prior to the cutting of the 4b. resin dam bars 17, a silver plating film 7 providing a good flowability of solder is formed on the surfaces 4c of the 10 outer leads 4b exposed at the surface 8a of the resin encapsulate 8. The formation of the silver plating film 7 may be conducted simultaneously with the formation of the silver plating film 6 on the coining portions 5 of the inner leads 4a. In this case, it is unnecessary to conduct an external solder plating process for the surfaces of the outer leads 4b. Accordingly, it is possible to reduce the costs. Also, there is an advantage in that the number of processes, which may damage the package after the completion of the molding process, is reduced.

15

20 In accordance with the fabrication method according to the present invention, it is possible to use the fabrication process for LOC lead frames and the resin molding process associated therewith as they are or while partially eliminating them. Therefore, it is possible to 25 obtain a package having a more compact and thinner

structure while being equivalent in costs, as compared to conventional molded packages.

5

10

15

20

25 .

In the semiconductor package structure shown in Fig. 1, however, if the semiconductor chip 1 has a deviation in size, the mold may then damage a part of the semiconductor chip 1. This is because the package has the same size as the semiconductor chip 1 at its molding region. problem can be eliminated by setting the molding region to have a size slightly larger than that of the semiconductor chip 1. Where the lead frame 4 is fabricated to have a size slightly larger than that of the semiconductor chip 1, and the mold is constructed to have a size corresponding to a region defined by the resin dam bars 17 defining the slightly increased size of the lead frame 4, the mold does not come into contact with the end surfaces 1c of the semiconductor chip 1 even when the semiconductor chip 1 has a deviation in size. Accordingly, it is possible to prevent the semiconductor chip 1 from being damaged. Although there is a gap G defined between each end surface 4d of the lead frame 4 and the associated end surface 1c of the semiconductor chip 1, this gap G is filled with the molding resin 11 during the formation of the resin encapsulate 8. Thus, the end surfaces lc of semiconductor chip 1 are protected by the mold resin 11 after the formation of the resin encapsulate 8.

Furthermore, in the semiconductor package structure shown in Figs. 1 and 3, if the lead frame is in a state insufficiently fixed in a thickness direction at its portion near the outer leads 4b by the double-sided adhesive tape 3 arranged at the inner lead region during the encapsulating process, the molding resin may spread in the form of a thin film on the surface 4c of the outer leads 4b. In this case, it is necessary to shave off the resin film coated on the surface 4c. The phenomenon of the molding resin spreading on the outer lead surface 4c can be effectively prevented by interposing a double-sided adhesive tape 13 having the same thickness as the doublesided adhesive tape 3 between the semiconductor chip and the outer leads 4b in the vicinity of the periphery of the package. A combination of the structures shown in Figs. 3 and 4 may also be used.

5

10

15

20

Although the silver plating film 7 is formed over the entire portion of the surface 4c of each outer lead 4b in the structure of Fig. 1, 3 or 4, this may inevitably result in an increase in costs because of an increase in the amount of silver used. However, the amount of silver used can be reduced by reducing the area coated with the silver plating film, as indicated by the reference numeral 14 in Fig. 5. In this case, there is an advantage in regard to 25 . The reference numeral 15 denotes an area plated costs.

with no silver plating film.

5

Fig. 6 illustrates an example in which a solder plating film 16 is formed on the surface 4c of each outer lead 4b. As described above, the formation of the solder plating film on the surface of the outer lead 4b inevitably involves an increase in the number of processes damaging the package. Of course, this is not avoided in the present invention.

In the above mentioned embodiment of the present invention, a semiconductor chip was used which has a 10 thickness of 0.3 mm. The lead frame used has a thickness of 0.15 mm. Also, the double-sided adhesive tape has a total thickness of 0.05 mm. The inner leads were subjected to a coining process to have coining portions having a thickness of 0.075 mm. Although the coining process was 15 used as a method for reducing the thickness of the inner leads, a half-etching process may be used. Although the double-sided adhesive tape was used as a means for attaching the semiconductor chip to the lead frame, an adhesive may be simply used. 20

[EFFECTS OF THE INVENTION]

In accordance with the present invention, a stepped lead structure is provided by a reduction in the thickness of each inner lead. Accordingly, it is unnecessary to give a machining depth exceeding the lead thickness. Such a machining depth is required in the conventional method in

which a stepped lead structure is provided in accordance with a down-setting process. Thus, it is possible to produce a semiconductor package having a reduced thickness. Since the lead frame has a size slightly larger than that of the semiconductor chip in accordance with the present invention, it is possible to effectively prevent the semiconductor chip from being damaged by the mold.

5

10

Moreover, it is possible to prevent the molding resin from spreading on the surfaces of the outer leads because the adhesive adapted to bond the lead frame to the surface of the semiconductor chip is also applied to the outer leads. Accordingly, it is unnecessary to shave off the outer lead surfaces.